DFG-Projekt INTESYS
Integrierter modellbasierter Test komplexer Hardware-/Softwaresysteme
Das vom DFG geförderte Forschungsprojekt INTESYS wird durch das Institut für Automatisierungs- und Softwaretechnik (IAS) in Kooperation mit dem Institut für Technische Informatik (ITI) bearbeitet.
Funktionen in eingebetteten Systemen werden heutzutage immer häufiger durch integrierte Hardware-/Softwaresysteme realisiert, insbesondere ist dies auch bei Automatisierungssystemen zu beobachten. Merkmal dieser Hardware-/Softwaresysteme ist die enge Kopplung mit technischen Prozessen, wie etwa in den Steuerungen und Regelungen eines Kraftfahrzeugs, die eine zeitabhängige und diskret-kontinuierliche Dynamik aufweisen. Die Prüfung der korrekten Funktionalität des Entwurfs als auch des gefertigten Systems macht aufgrund der hohen Komplexität einen hohen Anteil der Gesamtkosten aus. Es wird daher ein effizientes Vorgehen zur gemeinsamen Prüfung von Hardware und Software dieser eingebetteten Systeme benötigt, das die einzelnen Aspekte Validierung, Debug, Diagnose und Test in sich vereint. Dies beinhaltet die automatisierte Ermittlung von Testdaten, welche Fehler zügig aufdecken und gleichzeitig eine hohe Produktqualität sicherstellen.
Abbildung 1: Technisches System mit eingebettetem Steuergerät
Modellbasierte und modellgetriebene Entwicklungs- und Testverfahren gewinnen sowohl in der Forschung als auch in der industriellen Praxis an Bedeutung, da sie die schrittweise Entwicklung von den Anforderungen bis hin zur Implementierung systematisieren. Durch Nutzung von Modellen, welche die Funktionen integrierter Hardware-/Softwaresysteme beschreiben, wird eine höhere Effizienz der Prüfung angestrebt. Wesentliche Ziele des Forschungsvorhabens sind die Testdatengenerierung für Funktion und Struktur aus einem Systemmodell eingebetteter Hardware-/Softwaresysteme sowie die automatische Auswertung und Fehlerdiagnose. Dies stellt eine Herausforderung dar, welche bis heute nicht zufrieden stellend gelöst werden konnte.
Abbildung 2: Aufgabengebiete im Prüfprozess
Das Ziel der Forschungsarbeit besteht in der Konzeption einer integrierten modellbasierten Testdatengenerierung für eingebettete Hardware-/Softwaresysteme. Gleichzeitig werden auf Grundlage ganzheitlicher funktionaler und für Hardware auch struktureller Modelle weitere Schritte des Prüfprozesses, nämlich Auswertung und Fehlerdiagnose automatisiert. Dadurch wird der Prüfprozess eingebetteter Hardware-/Softwaresysteme im Kontext technischer Systeme effektiver und effizienter gestaltet.
Projektpartner
- Prof. Dr. rer. nat. habil. Hans-Joachim Wunderlich
Institut für Technische Informatik (
http://www.iti.uni-stuttgart.de)
Fakultät Informatik, Elektrotechnik und Informationstechnik, Universität Stuttgart. - Prof. Dr.-Ing. Dr. h. c. Peter Göhner
Institut für Automatisierungs- und Softwaretechnik (http://www.ias.uni-stuttgart.de)
Fakultät Informatik, Elektrotechnik und Informationstechnik, Universität Stuttgart.
Projektmitarbeiter
- Laura Rodríguez Gómez
Institut für Technische Informatik (http://www.iti.uni-stuttgart.de)
Fakultät Informatik, Elektrotechnik und Informationstechnik, Universität Stuttgart. - Dipl.-Ing. Sebastian Abele
Institut für Automatisierungs- und Softwaretechnik (http://www.ias.uni-stuttgart.de)
Fakultät Informatik, Elektrotechnik und Informationstechnik, Universität Stuttgart.
Ansprechpartner am IAS
Dipl.-Ing. Sebastian Abele Telefon: +49 711 685 67295 |  |
